PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-031381

(43)Date of publication of application: 28.01.2000

(51)Int.Cl.

H01L 27/04 H01L 21/822

(21)Application number: 10-197741

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


13.07.1998

(72)Inventor: UNEME YUTAKA

(54) DIGITAL/ANALOG MIXED MOUNT SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To manufacture a semiconductor integrated circuit of high level of integration at a low cast by restraining interference of noise between an analog part and a digital part, in a semiconductor integrated circuit in which digital circuits and analog circuits are mixedly mounted on a chip. SOLUTION: This digital/analog mixed mount semiconductor integrated circuit has a second semiconductor layer 4 on a semiconductor substrate 3 of low resistance which layer has higher resistivity and the same conductivity type as the substrate, and a well region on the second semiconductor layer 4 which region is composed of N-wells 5-1, 5-2 connected with a power source and P-wells 6-1, 6-2 connected with ground. In at least a part of the side surface and the bottom surface of the well region, third semiconductor regions 11-1, 11-2 are formed which have resistivity higher than that of the layer 4 and the same conductivity type as that of the layer 4.



(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-31381 (P2000-31381A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

識別記号

 \mathbf{F} I

テーマコート*(参考)

H01L 27/04

21/822

H01L 27/04

5F038

審査請求 未請求 請求項の数14 OL (全 15 頁)

(21)出願番号

特願平10-197741

(22)出願日

平成10年7月13日(1998.7.13)

(71) 出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 采女 豊

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100102439

弁理士 宮田 金雄 (外2名)

Fターム(参考) 5F038 BH10 BH19 CA05 DF12 EZ12


EZ13 EZ14 EZ20

(54) 【発明の名称】 ディジタル/アナログ混載半導体集積回路

(57) 【要約】

【課題】 ディジタル回路とアナログ回路を1チップ上 に混載した半導体集積回路において、アナログ/ディジ タル間で雑音の干渉を抑制し、高集積度の半導体集積回 路を安価に製造する。

【解決手段】 低抵抗半導体基板3上に、それよりも比 抵抗値が高い同一伝導型である第2の半導体層4を有 し、電源に接続されたNウエル5-1,5-2とグラン ドに接続されたPウエル6-1, 6-2とからなるウェ ル領域をその第2の半導体層4に形成したディジタル/ アナログ混載半導体集積回路において、前記ウエル領域 の側面および底面の少なくとも一部に第2の半導体層4 よりも比抵抗値が高く同一伝導型である第3の半導体領 域11-1, 11-2を設けた。



【特許請求の範囲】

【請求項1】 比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとからなるウェル領域をその第2の半導体層に形成したディジタル/アナログ混載半導体集積回路において、前記ウエル領域の側面および底面の少なくとも一部に第2の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたことを特徴とするディジタル/アナログ混載半導体集積回路。

【請求項2】 比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとをその第2の半導体層に形成したディジタル/アナログ混載半導体集積回路において、前記Pウエルの側面および底面に第2の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたことを特徴とするディジタル/アナログ混載半導体集積回路。

【請求項3】 比較的低い比抵抗値を持つ低抵抗半導体 20 基板上に、それよりも比抵抗値が高い同一伝導型である 第2の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとをその第2の半導体層に形成したディジタル/アナログ混載半導体集積回路において、前記NウエルとPウエルの側面および底面に第2 の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたことを特徴とするディジタル/アナログ混載半導体集積回路。

【請求項4】 第3の半導体領域をアナログ回路部のウエル領域に設けたことを特徴とする請求項1に記載のディジタル/アナログ混載半導体集積回路。

【請求項5】 第3の半導体領域をPウエルのみに設けたことを特徴とする請求項1に記載のディジタル/アナログ混載半導体集積回路。

【請求項6】 第3の半導体領域をアナログ回路部のP ウエルのみに設けたことを特徴とする請求項1に記載の ディジタル/アナログ混載半導体集積回路。

【請求項7】 比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとからなるウエル領域をその第2の半導体層に形成したディジタル/アナログ混載集積回路において、前記ウエル領域の底面の少なくとも一部に第2の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたことを特徴とするディジタル/アナログ混載半導体集積回路。

【請求項8】 比較的低い比抵抗値を持つ低抵抗半導体 基板上に、それよりも比抵抗値が高い同一伝導型である 第2の半導体層を有し、電源に接続されたNウエルとグ ランドに接続されたPウエルとをその第2の半導体層に 形成したディジタル/アナログ混載集積回路において、 前記Pウエルの底面に第2の半導体層よりも比抵抗が高 く同一伝導型である第3の半導体領域を設けたことを特 徴とするディジタル/アナログ混載半導体集積回路。

【請求項9】 比較的低い比抵抗値を持つ低抵抗半導体 基板上に、それよりも比抵抗値が高い同一伝導型である 第2の半導体層を有し、電源に接続されたNウエルとグ ランドに接続されたPウエルとをその第2の半導体層に 形成したディジタル/アナログ混載集積回路において、前記NウエルとPウエルとの底面に第2の半導体層より も比抵抗が高く同一伝導型である第3の半導体領域を設けたことを特徴とするディジタル/アナログ混載半導体 集積回路。

【請求項10】 第3の半導体領域をアナログ回路部のウエル領域のみに設けたことを特徴とする請求項7に記載のディジタル/アナログ混載半導体集積回路。

【請求項11】 第3の半導体領域をPウエルのみに設けたことを特徴とする請求項7に記載のディジタル/アナログ混載半導体集積回路。

0 【請求項12】 第3の半導体領域をアナログ回路部の Pウエルのみに設けたことを特徴とする請求項7に記載 のディジタル/アナログ混載半導体集積回路。

【請求項13】 比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、第2の半導体層の上部に、低抵抗半導体基板より比抵抗値が高いが第2の半導体層よりは比抵抗値が低く同一伝導型である第3の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとをその第3の半導体層に形成したことを特徴とするディジタル/アナログ混載半導体集積回路。

【請求項14】 ディジタル/アナログ混載半導体集積 回路において、アナログ回路部については、比較的低い 比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵 抗値が高い同一伝導型である第2の半導体層を有し、第 2の半導体層の上部に、低抵抗半導体基板より比抵抗値 が高いが第2の半導体層よりは比抵抗値が低く同一伝導 型である第3の半導体層を有し、電源に接続されたNウ エルとグランドに接続されたPウエルとをその第3の半 導体層に形成し、ディジタル回路部については、比較的 低い比抵抗値を持つ低抵抗半導体基板上に、それよりも 比抵抗値が高い同一伝導型である第4の半導体層を有 し、第4の半導体層の比抵抗値は第3の半導体層と同程 度であり、電源に接続されたNウエルとグランドに接続 されたPウエルとをその第4の半導体層に形成したこと を特徴とするディジタル/アナログ混載半導体集積回 路。

【発明の詳細な説明】

[0001]

第2の半導体層を有し、電源に接続されたNウエルとグ 【発明の属する技術分野】この発明は、ディジタル回路 ランドに接続されたPウエルとをその第2の半導体層に *50* とアナログ回路を1チップ上に混載した半導体集積回路

において、特にディジタル回路とアナログ回路間の雑音 干渉を低減した半導体集積回路に関するものである。

[0002]

【従来の技術】半導体微細加工技術の発展に伴い、従来は別々のチップで構成されていた、ディジタル回路(論理回路,記憶素子など)とアナログ回路(A/D,D/A変換器,音声増幅器など)を1つのチップ上に混載した半導体集積回路が製造されている。これにより、部品点数、実装面積の削減が可能となり、機器の小型化,省電力化を推し進めることが可能となる。

【0003】図13にディジタル回路とアナログ回路を 1チップ上に混載した半導体集積回路の平面図の一例を 示す。この図において、1がディジタル回路部、2がア ナログ回路部である。ディジタル回路部1とアナログ回 路部2は、相互に制御/信号配線で結線されているが、 通常、ディジタル回路部1、アナログ回路部2の電源は それぞれ独立して外部から供給される。

【0004】図14に、図13のA-A'での断面の模 式図を示す。この図において、3はシリコン基板 (通常 P型)、4はシリコン基板と同じ伝導型であるシリコン のエピタキシャル成長層である(厚さは $1\sim10~\mu\,\mathrm{m}$ 、 比抵抗は5~15Ω・cm程度で厚み方向に対しては一 定値)。トランジスタ密度が高いディジタル回路部にお けるラッチチップ現象の発生を抑制するため、通常、シ リコン基板の比抵抗は0.1Ω・cm以下であり、エピ タキシャル成長層の比抵抗と比較して非常に低い値であ る。5-1はディジタル回路のNウエル、5-2はアナ ログ回路部のNウエル、6-1はディジタル回路のPウ エル、6-2はアナログ回路部のPウエルである。Nウ エルはn型の伝導型であり、ここにpチャンネルのMO S (Metal-Oxside-Semiconduc tor)型トランジスタを形成している。7-1はNウ エルコンタクト領域、7-2はnチャンネルMOSトラ ンジスタソース領域であり、ともに高濃度のn型にドー ピングされている。8-1はPウエルコンタクト領域、 8-2はPチャンネルMOSトランジスタソース領域で あり、ともに高濃度のp型にドーピングされている。9 -1はディジタル回路電源、9-2はアナログ回路電 源、10-1はディジタル回路のGND、10-2はア ナログ回路GNDである。ディジタル回路のGNDとア ナログ回路のGNDはシリコン基板を介して接続され る。

【0005】なお、図14は、Nウエル領域とPウエル 領域を独立にレイアウト設計してマスクデータを生成す る方法で作製された半導体集積回路の断面模式図であ り、アナログ回路Pウエルとディジタル回路Pウエル間 には、シリコンエピタキシャル領域が存在する。

【0006】一方、Nウエル領域のみレイアウト設計 基板を持ちいる場合は、従来のシリコン基板に対してS し、Pウエル領域はNウエル領域を反転してマスクデー OI基板の価格が高いためチップの製造コストが上昇す タを生成する方法で作製された半導体集積回路の断面模 50 る。また、トリプルウエル構造にした場合は、プロセス

式図を図15に示す。この場合、図14でのディジタル 回路部1のPウエル6-1, アナログ回路部2のPウエル6-2は共通のPウエル6となるが、その他については、図14と同様である。

【0007】従来のディジタル回路とアナログ回路を1

チップ上に混載した半導体集積回路は以上のように構成されている。図14および図15に示す構造では、シリコンエピタキシャル成長層4の厚さが1~10μm程度と薄いため、その下部の低抵抗シリコン基板3を介し

10 て、アナログ回路GNDとディジタル回路GNDは、ディジタル回路部Pウエル→シリコンエピタキシャル層→シリコン基板→シリコンエピタキシャル層→アナログ回路部Pウエルという経路で接続されるため、ディジタル/アナログGND間抵抗は非常に低くなっている。

【0008】ディジタル回路部1では、クロックに同期して多数のトランジスタがオン/オフし、瞬間的に電源/GND間に大電流が流れ、ディジタル回路部GND電位が変動しやすい。従来技術では、アナログ回路GNDとディジタル回路GND間の抵抗が非常に低いため、アクログ回路部GND電位もディジタル回路部GND電位の変動の影響を受けて電位変動が生じてしまう。このアナログ回路部GND電位の変動が雑音となってアナログ信号に付加され、アナログ回路部の電気的特性を劣化させてしまうという問題点があった。

【0009】この問題を回避するために、酸化膜層が埋込まれたSOI(Siliconon insulator)基板を用いること、底部Nウエルを形成しPウエルの側面および底面をNウエルで囲むトリプルウエル構造を用いること、によってアナログ回路部とディジタルの回路部のGNDを電気的に分離することが考えられている。トリプルウエル構造を持ちいたディジタル/アナログ半導体集積回路としては、特開平5-190783号公報,特開平6-163823号公報が日本において公開されている。

【0010】図16,図17にトリプルウエル構造の断面膜式図を示す。図16はNウエル領域とPウエル領域を独立にレイアウト設計してマスクデータを生成する方法で作製されたものであり、図17はNウエル領域のみレイアウト設計しPウエル領域はNウエル領域を反転してマスクデータを生成する方法で作製されたものである。図16,図17において、5-3は底部Nウエル、5-4はPウエル分離用Nウエルである。その他については図14と同様である。

[0011]

【発明が解決しようとする課題】これらの方法を用いた場合、ディジタル/アナログ回路間の雑音干渉を防止することはできるが、新たな欠点が生じてしまう。SOI基板を持ちいる場合は、従来のシリコン基板に対してSOI基板の価格が高いためチップの製造コストが上昇する。また、トリプルウエル構造にした場合は、プロセス

40

6

の工程数が増加する、Pウエル分離用Nウエルを追加する必要がありレイアウト面積が増加する、ことによりチップの製造コストが上昇する。さらに、トリプルウエル構造の場合、PN接合による寄生容量が大幅に増加し、回路の高速動作に対して不利になる、という問題がある。

【0012】一方、低抵抗シリコン基板のかわりに比較的高抵抗(シリコンエピタキシャル成長層と同程度;比抵抗5~20Ω・cm程度)のシリコン基板を使用した場合、低抵抗シリコン基板を介した抵抗が低い接続経路がなくなり、ディジタル回路部とアナログ回路部のGND間抵抗が大きくなるため、ディジタル/アナログ間での雑音の干渉は減少する。しかし、この場合にはシリコン基板の比抵抗が高いため、ラッチアップ耐量が低下する。従って、ラッチアップ耐量を確保するために、ディジタル回路部のトランジスタの集積度を高くすることが困難となる欠点が生じる。

【0013】この発明は上記のような問題点を解決するためになされたものであり、ディジタル回路とアナログ回路を1チップ上に混載した半導体集積回路において、アナログ/ディジタル間で雑音の干渉を抑制し、高集積度の半導体集積回路を安価に製造することを目的とする。

[0014]

【課題を解決するための手段】第1の発明に係るディジタル/アナログ混載半導体集積回路では、比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとからなるウェル領域をその第2の半導体層に形成したディジタル/アナログ混載半導体集積回路において、前記ウエル領域の側面および底面の少なくとも一部に第2の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたものである。

【0015】第2の発明に係るディジタル/アナログ混載半導体集積回路では、比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとをその第2の半導体層に形成したディジタル/アナログ混載半導体集積回路において、前記Pウエルの側面および底面に第2の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたものである。

【0016】第3の発明に係るディジタル/アナログ混 載半導体集積回路では、比較的低い比抵抗値を持つ低抵 抗半導体基板上に、それよりも比抵抗値が高い同一伝導 型である第2の半導体層を有し、電源に接続されたNウ エルとグランドに接続されたPウエルとをその第2の半 導体層に形成したディジタル/アナログ混載半導体集積 回路において、前記NウエルとPウエルの側面および底 面に第2の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたものである。

【0017】第4の発明に係るディジタル/アナログ混 載半導体集積回路では、前記第1の発明において、第3 の半導体領域をアナログ回路部のウエル領域に設けたも のである。

【0018】第5の発明に係るディジタル/アナログ混 載半導体集積回路では、前記第1の発明において、第3 の半導体領域をPウエルのみに設けたものである。

0 【0019】第6の発明に係るディジタル/アナログ混 載半導体集積回路では、前記第1の発明において、第3 の半導体領域をアナログ回路部のPウエルのみに設けた ものである。

【0020】第7の発明に係るディジタル/アナログ混 載半導体集積回路では、比較的低い比抵抗値を持つ低抵 抗半導体基板上に、それよりも比抵抗値が高い同一伝導 型である第2の半導体層を有し、電源に接続されたNウ エルとグランドに接続されたPウエルとからなるウエル 領域をその第2の半導体層に形成したディジタル/アナ ログ混載半導体集積回路において、前記ウエル領域の底 面の少なくとも一部に第2の半導体層よりも比抵抗が高 く同一伝導型である第3の半導体領域を設けたものであ る。

【0021】第8の発明に係るディジタル/アナログ混 載半導体集積回路では、比較的低い比抵抗値を持つ低抵 抗半導体基板上に、それよりも比抵抗値が高い同一伝導 型である第2の半導体層を有し、電源に接続されたNウ エルとグランドに接続されたPウエルとをその第2の半 導体層に形成したディジタル/アナログ混載集積回路に 30 おいて、前記Pウエルの底面に第2の半導体層よりも比 抵抗が高く同一伝導型である第3の半導体領域を設けた ものである。

【0022】第9の発明に係るディジタル/アナログ混 載半導体集積回路では、比較的低い比抵抗値を持つ低抵 抗半導体基板上に、それよりも比抵抗値が高い同一伝導 型である第2の半導体層を有し、電源に接続されたNウ エルとグランドに接続されたPウエルとをその第2の半 導体層に形成したディジタル/アナログ混載集積回路に おいて、前記NウエルとPウエルとの底面に第2の半導 体層よりも比抵抗が高く同一伝導型である第3の半導体 領域を設けたものである。

【0023】第10の発明に係るディジタル/アナログ 混載半導体集積回路では、前記第7の発明において、第 3の半導体領域をアナログ回路部のウエル領域のみに設 けたものである。

【0024】第11の発明に係るディジタル/アナログ 混載半導体集積回路では、前記第7の発明において、第 3の半導体領域をPウエルのみに設けたものである。

【0025】第12の発明に係るディジタル/アナログ 混載半導体集積回路では、前記第7の発明において、第

8

3の半導体領域をアナログ回路部のPウエルのみに設けたものである。

【0026】第13の発明に係るディジタル/アナログ混載半導体集積回路では、比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、第2の半導体層の上部に、低抵抗半導体基板より比抵抗値が高いが第2の半導体層よりは比抵抗値が低く同一伝導型である第3の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとをその第3の半導体層に形成したものである。

【0027】第14の発明に係るディジタル/アナログ 混載半導体集積回路では、ディジタル/アナログ混載集 積回路において、アナログ回路については、比較的低い 比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵 抗値が高い同一伝導型である第2の半導体層を有し、第 2の半導体層の上部に、低抵抗半導体基板より比抵抗値 が高いが第2の半導体層よりは比抵抗値が低く同一伝導 型である第3の半導体層を有し、電源に接続されたNウ エルとグランドに接続されたPウエルとをその第3の半 導体層に形成し、ディジタル回路部については、比較的 低い比抵抗値を持つ低抵抗半導体基板上に、それよりも 比抵抗値が高い同一伝導型である第4の半導体層を有 し、第4の半導体層の比抵抗値は第3の半導体層と同程 度であり、電源に接続されたNウエルとグランドに接続 されたPウエルとをその第4の半導体層に形成したもの である。

[0028]

【発明の実施の形態】実施の形態1. 図1はこの発明による、Nウエル領域とPウエル領域を独立にレイアウト設計してマスクデータを生成する方法で作製した、ディジタル回路とアナログ回路を1チップ上に混載した半導体集積回路の断面構造の模式図の一例である(アナログ回路Pウエルとディジタル回路Pウエル間には、シリコンエピタキシャル領域が存在する)。また、平面図の一例を図2に示す。図2のA—A、断面図が図1に対応する

【0029】図1および図2において、1はディジタル回路部、2はアナログ回路部、3はシリコン基板、4はシリコン基板と同じ伝導型であるシリコンのエピタキシャル成長層である。通常、トランジスタ密度が高いディジタル回路部のラッチチップ現象の発生を抑制するため、シリコン基板の比抵抗値はエピタキシャル成長層の比抵抗値と比較して非常に低い値である。5-1はディジタル回路1のNウエル、5-2はアナログ回路部2のNウエル、6-1はディジタル回路部1のPウエル、6-2はアナログ回路部2のPウエルである。Nウエルはn型の伝導型であり、ここにpチャンネルのMOS型トランジスタを形成している。また、Pウエルはp型の伝導型であり、ここにnチャンネルのMOS型トランジスタを形成している。また、Pウエルはp型の伝導型であり、ここにnチャンネルのMOS型トランジス

タを形成している。7-1はNウエルコンタクト領域、 7-2はnチャンネルMOSトランジスタソース領域で あり、ともに高濃度のn型にドーピングされている。8 1はPウエルコンタクト領域、8-2はPチャンネル MOSトランジスタソース領域であり、ともに高濃度の p型にドーピングされている。9-1はディジタル回路 電源、9-2はアナログ回路電源、10-1はディジタ ル回路1のGND、10-2はアナログ回路2のGND である。ディジタル回路1のGNDとアナログ回路2の GNDはシリコン基板を介して接続される。11-1は ディジタル回路部1のPウエル6-1の側面および底面 を囲うように配置された、シリコンエピタキシャル成長 層4よりも比抵抗が高い、高抵抗p領域である。また、 11-2はアナログ回路部2のPウエル6-2の側面お よび底面を囲うように設置された、シリコンエピタキシ ャル成長層4よりも比抵抗値が高い、高抵抗p領域であ る。

【0030】高抵抗p領域11-1,11-2を作成する方法の一例としては、Pウエルを作製する前に、シリコンエピタキシャル成長層にドーピングされている不純物濃度の値よりもやや低い不純物濃度でn型不純物をPウエルと同じマスクを使用してイオン注入する。その後、Pウエルを形成する。こうすることで、マスク枚数を増加させることなく、高抵抗p領域をPウエルに対して自己整合的に形成することが可能となる。

【0031】上記の構成では、Pウエルの底面および側面に高抵抗p領域があるため、従来例に示した構造と比較してディジタル回路部とアナログ回路のGND間抵抗が大きくなる。そのため、ディジタル回路部でのトランジスタのオン/オフに伴い流れる電流によってディジタル部のGND電位が変動した場合でも、アナログ回路のGND電位の変動は抑制される。したがって、ディジタル部からの雑音の干渉を抑制できることになる。なお、ディジタル/アナログGND間抵抗が大きい、すなわち、高抵抗p領域の比抵抗値がシリコンエピタキシャル成長層よりも大きくなるほど雑音干渉の抑制効果は向上する。

【0032】この実施の形態に示した半導体集積回路では、SOI基板のような特殊な基板を用いる必要がないため、製造コストを低く押さえることができる。また、トリプルウエル構造を用いた場合と比較して、Pウエル分離用のNウエルを追加する必要がなく、レイアウト面積を小さくすることができる。これにより、ウエハ1枚あたりのチップ数が増加し、製造コストを低く押さえることができる。また、上記構造を形成する方法として前述した方法を用いると、半導体集積回路の製造に用いるフォトリソグラフィのマスク枚数を増加させる必要がなく、製造コストを低く押さえることが可能となる。さらに、従来のトリプルウエル構造と比較して、PN接合による寄生容量の増加が少なく、回路の高速動作を妨げる

10

ことも無い。

【0033】実施の形態2. 図3はこの発明による、N ウエル領域のみレイアウト設計し、Pウエル領域はNウ エル領域を反転してマスクデータを生成する方法で作製 した、ディジタル回路とアナログ回路を1チップ上に混 載した半導体集積回路の断面構造の模式図の一例であ る。また、平面図の一例を図4に示す。図4のA-A' 断面図が図3に対応する。

【0034】図3および図4において、6はp型の伝導 型であり、ここにnチャンネルのMOS型トランジスタ が形成されている Pウエルである。また、11は Pウエ ルの底面を囲うように配置された、4シリコンエピタキ シャル成長層よりも比抵抗が高い、高抵抗p領域であ る。その他については、図1と同様である。

【0035】高抵抗p領域11を作成する方法の一例と しては、Pウエルを作製する前に、シリコンエピタキシ ャル成長層にドーピングされている不純物濃度の値より もやや低い不純物濃度でn型不純物をPウエルと同じマ スクを使用してイオン注入する。その後、Pウエルを形 成する。こうすることで、マスク枚数を増加させること なく、高抵抗p領域をPウエルに対して自己整合的に形 成することが可能となる。

【0036】上記の構成では、Pウエルの底面に高抵抗 p 領域があるため、従来例に示した構造と比較してディ ジタル回路部とアナログ回路のGND間抵抗が大きくな る。そのため、ディジタル回路部でのトランジスタのオ ン/オフに伴い流れる電流によってディジタル部のGN D電位が変動した場合でも、アナログ回路のGND電位 の変動は抑制される。したがって、ディジタル部からの 雑音の干渉を抑制できることになる。なお、ディジタル 30 きる。また、従来のトリプルウエル構造と比較して、P /アナログGND間抵抗が大きい。すなわち、高抵抗 p 領域の比抵抗値がシリコンエピタキシャル成長層よりも 大きくなるほど雑音干渉の抑制効果は向上する。

【0037】この実施の形態に示した半導体集積回路で は、SOI基板のような特殊な基板を用いる必要がない ため、製造コストを低く押さえることができる。また、 トリプルウエル構造を後いた場合と比較して、Pウエル 分離用のNウエルを追加する必要がなく、レイアウト面 積を小さくすることができる。これにより、ウエハ1枚 あたりのチップ数が増加し、製造コストを低く押さえる ことができる。また、上記構造を形成する方法として前 述した方法を用いると、半導体集積回路の製造に用いる フォトリソグラフィのマスク枚数を増加させる必要がな く、製造コストを低く押さえることが可能となる。さら に、従来のトリプルウエル構造と比較して、PN接合に よる寄生容量の増加が少なく、回路の高速動作を妨げる ことも無い。

【0038】実施の形態3. 図5はこの発明による、N ウエル領域とPウエル領域を独立にレイアウト設計して マスクデータを生成する方法で作製した、ディジタル回 50 もやや低い不純物濃度でn型不純物をPウエルと同じマ

路とアナログ回路を1チップ上に混載した半導体集積回 路の模式図である。この半導体集積回路は、図1に示し た半導体集積回路において、ディジタル回路部1の高抵 抗p領域11-1を省略したものである。

【0039】高抵抗p領域11-1を作成する方法の一 例としては、Pウエルを作製する前に、シリコンエピタ キシャル成長層にドーピングされている不純物濃度の値 よりもやや低い不純物濃度でn型不純物をPウエルと同 じマスクを使用してイオン注入する。その後、Pウエル を形成する。

【0040】上記の構成では、アナログ回路部Pウエル の周囲に高抵抗p領域があるため、従来例に示した構造 と比較してディジタル回路部とアナログ回路のGND間 抵抗が大きくなる。そのため、ディジタル回路部でのト ランジスタのオン/オフに伴い流れる電流によってディ ジタル部のGND電位が変動した場合でも、アナログ回 路のGND電位の変動は抑制される。したがって、ディ ジタル部からの雑音の干渉を抑制できることになる。な お、ディジタル/アナログGND間抵抗が大きい。すな 20 わち、高抵抗 p 領域の比抵抗値がシリコンエピタキシャ ル成長層よりも大きくなるほど雑音干渉の抑制効果は向 上する。

【0041】この実施の形態に示した半導体集積回路で は、SOI基板のような特殊な基板を用いる必要がない ため、製造コストを低く押さえることができる。また、 従来のトリプルウエル構造と比較してPウエル分離用の Nウエルを追加する必要がなく、レイアウト面積を小さ くすることができる。これにより、ウエハ1枚あたりの チップ数が増加し、製造コストを低く押さえることがで N接合による寄生容量の増加が少なく、回路の高速動作 を妨げることが無い。さらに、トランジスタ密度が高く ラッチアップが問題となりやすいディジタル回路部に着 目すると、従来の低抵抗シリコン基板を用いた場合の断 面構造と同一であり、ラッチアップ耐量が低下すること は無い。したがって、従来構造と同じ高集積度であり、 かつ雑音の干渉を抑制した、低雑音ディジタル・アナロ グ混載集積回路を実現することが可能となる。

【0042】実施の形態4. 図6はこの発明による、N ウエル領域のみレイアウト設計し、Pウエル領域はNウ エル領域を反転してマスクデータを生成する方法で作製 した、ディジタル回路とアナログ回路を1チップ上に混 載した半導体集積回路の模式図である。この半導体集積 回路は、図3に示した半導体集積回路において、高抵抗 p 領域 1 1 をアナログ回路部領域の P ウエルの底部にの み形成したものである。

【0043】高抵抗p領域11を作成する方法の一例と しては、Pウエルを作製する前に、シリコンエピタキシ ャル成長層にドーピングされている不純物濃度の値より

スクを使用してイオン注入する。その後、Pウエルを形 成する。

【0044】上記の構成では、アナログ回路部2のPウ エルの周囲に高抵抗p領域があるため、従来例に示した 構造と比較してディジタル回路部とアナログ回路のGN D間抵抗が大きくなる。そのため、ディジタル回路部で のトランジスタのオン/オフに伴い流れる電流によって ディジタル部のGND電位が変動した場合でも、アナロ グ回路のGND電位の変動は抑制される。したがって、 ディジタル部からの雑音の干渉を抑制できることにな る。なお、ディジタル/アナログGND間抵抗が大き い、すなわち、高抵抗p領域の比抵抗値がシリコンエピ タキシャル成長層よりも大きくなるほど雑音干渉の抑制 効果は向上する。

【0045】この実施の形態に示した半導体集積回路で は、SOI基板のような特殊な基板を用いる必要がない ため、製造コストを低く押さえることができる。また、 トリプルウエル構造を用いた場合と比較して、Pウエル 分離用のNウエルを追加する必要がなく、レイアウト面 あたりのチップ数が増加し、製造コストを低く押さえる ことができる。また、従来のトリプルウエル構造と比較 して、PN接合による寄生容量の増加が少なく、回路の 高速動作を妨げることが無い。さらに、トランジスタ密 度が高くラッチアップが問題となりやすいディジタル回 路部に着目すると、従来の低抵抗シリコン基板を用いた 場合の断面構造と同一であり、ラッチアップ耐量が低下 することは無い。したがって、従来構造と同じ高集積度 であり、かつ雑音の干渉を抑制した、低雑音ディジタル ・アナログ混載集積回路を実現することが可能となる。

【0046】実施の形態5. 図7はこの発明による、N ウエル領域とPウエル領域を独立にレイアウト設計して マスクデータを生成する方法で作製した、ディジタル回 路とアナログ回路を1チップ上に混載した半導体集積回 路の模式図である。この半導体集積回路は、図1に示し た半導体集積回路において、ディジタル回路部高抵抗p 領域11-1を省略し、アナログ回路部高抵抗 p 領域1 1-2を、アナログ回路部Pウエル6-2の側面および 底面に加え、アナログ回路部Nウエル5-2の側面およ び底面を囲うように設置したものである。

【0047】高抵抗p領域11-1を作成する方法の一 例としては、Pウエルを作製する前に、シリコンエピタ キシャル成長層にドーピングされている不純物濃度の値 よりもやや低い不純物濃度でn型不純物をPウエルと同 じマスクを使用してイオン注入する。その後、Pウエル を形成する。

【0048】上記の構成では、アナログ回路部Pウエル の周囲に高抵抗p領域があるため、ディジタル回路部と アナログ回路のGND間抵抗が大きくなる。そのため、

流れる電流によってディジタル部のGND電位が変動し た場合でも、アナログ回路のGND電位の変動は抑制さ れる。したがって、ディジタル部からの雑音の干渉を抑 制できることになる。なお、ディジタル/アナログGN D間抵抗が大きい、すなわち、高抵抗 p 領域の比抵抗値 がシリコンエピタキシャル成長層よりも大きくなるほど

雑音干渉の抑制効果は向上する。

12

【0049】この実施の形態に示した半導体集積回路で は、SOI基板のような特殊な基板を用いる必要がない 10 ため、製造コストを低く押さえることができる。また、 従来のトリプルウエル構造と比較して、Pウエル分離用 のNウエルを追加する必要がなく、レイアウト面積を小 さくすることができる。これによって、ウエハ1枚あた りのチップ数が増加し、製造コストを低く押さえること ができる。また、従来のトリプルウエル構造と比較し て、PN接合による寄生容量の増加が少なく、回路の高 速動作を妨げることが無い。さらに、トランジスタ密度 が高くラッチアップが問題となりやすいディジタル回路 部に着目すると、従来の低抵抗シリコン基板を用いた場 積を小さくすることができる。これにより、ウエハ1枚 20 合の断面構造と同一であり、ラッチアップ耐量が低下す ることは無い。したがって、従来構造と同じ高集積度で あり、かつ雑音の干渉を抑制した、低雑音ディジタル・ アナログ混載集積回路を実現することが可能となる。

> 【0050】実施の形態6. 図8はこの発明による、N ウエル領域とPウエル領域のみレイアウト設計し、Pウ エル領域はNウエル領域を反転してマスクデータを生成 する方法で作製した、ディジタル回路とアナログ回路を 1 チップ上に混載した半導体集積回路の模式図である。 この半導体集積回路は、図3に示した半導体集積回路に 30 おいて、高抵抗 p 領域 1 1 をアナログ回路部領域のNウ エルおよびPウエルの底部にのみ形成したものである。

【0051】高抵抗p領域11を作成する方法の一例と しては、NウエルおよびPウエルを作製する前に、シリ コンエピタキシャル成長層にドーピングされている不純 物濃度の値よりもやや低い不純物濃度でn型不純物をP ウエルと同じマスクを使用してイオン注入する。その 後、NウエルおよびPウエルを形成する。

【0052】上記の構成では、アナログ回路部領域のN ウエルおよびPウエルの周囲に高抵抗p領域があるた 40 め、ディジタル回路部とアナログ回路のGND間抵抗が 大きくなる。そのため、ディジタル回路部でのトランジ スタのオン/オフに伴い流れる電流によってディジタル 部のGND電位が変動した場合でも、アナログ回路のG ND電位の変動は抑制される。したがって、ディジタル 部からの雑音の干渉を抑制できる。なお、ディジタル/ アナログGND間抵抗が大きい、すなわち、高抵抗p領 域の比抵抗値がシリコンエピタキシャル成長層よりも大 きくなるほど雑音干渉の抑制効果は向上する。

【0053】この実施の形態に示した半導体集積回路で ディジタル回路部でのトランジスタのオン/オフに伴い 50 は、SOI基板のような特殊な基板を用いる必要がない

ため、製造コストを低く押さえることができる。また、 トリプルウエル構造を用いた場合と比較して、Pウエル 分離用のNウエルを追加する必要がなく、レイアウト面 積を小さくすることができる。これにより、ウエハ1枚 あたりのチップ数が増加し、製造コストを低く押さえる ことができる。また、ディジタル回路部MOSトランジ スタよりもアナログ回路部MOSトランジスタの動作電 圧が高く、同一半導体集積回路の中で厚さが異なる2種 類以上のゲート酸化膜を形成する必要がある場合には、 ゲート酸化膜形成時のフォトリソグラフィマスクを高抵 抗Pウエル形成時にも使用することができ、製造コスト を低く抑えることができる。また、従来のトリプルウエ ル構造と比較して、PN接合による寄生容量の増加が少 なく、回路の高速動作を妨げることが無い。さらに、ト ランジスタ密度が高くラッチアップが問題となりやすい ディジタル回路部に着目すると、従来の低抵抗シリコン 基板を用いた場合の断面構造と同一であり、ラッチアッ プ耐量が低下することは無い。したがって、従来構造と 同じ高集積度であり、かつ雑音の干渉を抑制した、低雑 音ディジタル・アナログ混載集積回路を実現することが 可能となる。

【0054】実施の形態7. 図9はこの発明による、Nウエル領域とPウエル領域を独立にレイアウト設計してマスクデータを生成する方法で作製した、ディジタル回路とアナログ回路を1チップ上に混載した半導体集積回路の断面構造の模式図の一例である。

【0055】図9において、3はシリコン基板(比抵 抗: $0.1\Omega \cdot cm以下)$ 、4-1はシリコン基板と同 じ伝導型であるシリコンの高抵抗エピタキシャル成長 層、4-1はシリコン基板と同じ伝導型であるシリコン のエピタキシャル成長層である。ここで、高抵抗エピタ キシャル成長層4-1の比抵抗値は、エピタキシャル成 長層よりも高い値である(例えば、エピタキシャル成長 層4の比抵抗が5~15Ω·cmの場合、高抵抗エピタ キシャル成長層4-1は20Ω・cmとする。図9で は、シリコン基板と高抵抗エピタキシャル成長層4-1、および高抵抗エピタキシャル成長層4-1とエピタ キシャル成長層4の境界での比抵抗値は不連続であるよ うに示しているが、各境界はある厚みの遷移層を有して もかまわない。また、遷移層での比抵抗値変化は必ずし も直線的である必要はない。5-1はディジタル回路の Nウエル、5-2はアナログ回路部のNウエル、6-1 はディジタル回路のPウエル、6-2はアナログ回路部 のPウエルである。Nウエルはn型の伝導型であり、こ こにpチャンネルのMOS型トランジスタを形成してい る。また、Pウエルはp型の伝導型であり、ここにnチ ャンネルのMOS型トランジスタを形成している。7-1はNウエルコンタクト領域、7-2はnチャンネルM OSトランジスタソース領域であり、ともに高濃度のn 型にドーピングされている。8-1はPウエルコンタク

ト領域、8-2はpチャンネルMOSトランジスタソース領域であり、ともに高濃度のp型にドーピングされている。9-1はディジタル回路電源、9-2はアナログ回路電源、10-1はディジタル回路のGND、10-2はアナログ回路GNDである。ディジタル回路のGNDとアナログ回路のGNDはシリコン基板を介して接続される。

【0056】図10はこの発明による、Nウエル領域とPウエル領域のみレイアウト設計し、Pウエル領域はNウエル領域を反転してマスクデータを生成する方法で作製した、ディジタル回路とアナログ回路を1チップ上に混載した半導体集積回路の模式図である。6はP型の伝導型であり、ここにnチャンネルのMOS型トランジスタが形成されるPウエルである。その他については、図9と同様である。

【0057】上記の構成では、エピタキシャル成長層とシリコン基板の間に高抵抗エピタキシャル成長層があるため、従来例に示した構造と比較してディジタル回路部とアナログ回路のGND間抵抗が大きくなる。そのため、ディジタル回路部でのトランジスタのオン/オフに伴い流れる電流によってディジタル部のGND電位が変動した場合でも、アナログ回路のGND電位の変動は抑制される。したがって、ディジタル部からの雑音の干渉を抑制できることになる。なお、ディジタル/アナログGND間抵抗が大きい、すなわち、高抵抗り領域の比抵抗値がシリコンエピタキシャル成長層よりも大きくなるほど雑音干渉の抑制効果は向上する。

【0058】この実施の形態に示した半導体集積回路では、トリプルウエル構造を用いた場合と比較して、Pウ30 エル分離用のNウエルを追加する必要がなく、レイアウト面積を小さくすることができる。これにより、ウエハ1枚あたりのチップ数が増加し、製造コストを低く押さえることができる。また、上記構造を形成するために、半導体集積回路の製造に用いるフォトリソグラフィのマスク枚数を増加させる必要がなく、製造コストを低く抑えることが可能となる。さらに、従来のトリプルウエル構造と比較して、PN接合による寄生容量の増加が少なく、回路の高速動作を妨げることも無い。

【0059】実施の形態8.図11はこの発明による、 Nウエル領域とPウエル領域を独立にレイアウト設計し てマスクデータを生成する方法で作製した、ディジタル 回路とアナログ回路を1チップ上に混載した半導体集積 回路の模式図である。この半導体集積回路は、図9に示 した半導体集積回路において、ディジタル回路部にの み、シリコン基板に達するようディジタル回路部P領域 12を形成したものである。ディジタル回路部P領域1 2の比抵抗値は、エピタキシャル成長層4と同程度(5 ~15Ω・cm)である。

【0060】P領域12を作製する方法の一例として 50 は、NウエルおよびPウエルを作製する前に、シリコン

エピタキシャル成長層にドーピングされている不純物濃度と同程度のp型不純物をイオン注入する。その後、NウエルおよびPウエルを形成する方法がある。

【0061】図12はこの発明による、Nウエル領域のみレイアウト設計し、Pウエル領域はNウエル領域を反転してマスクデータを生成する方法で作製した、ディジタル回路とアナログ回路を1チップ上に混載した半導体集積回路の模式図である。6はp型の伝導型であり、ここにnチャンネルのMOS型トランジスタが形成されるPウエルである。その他については、図11と同様である。

【0062】上記の構成では、アナログ回路部下部のシリコン基板とエピタキシャル成長層の間に高抵抗エピタキシャル成長層があるため、ディジタル回路部とアナログ回路のGND間抵抗が大きくなる。そのため、ディジタル回路部でのトランジスタのオン/オフに伴い流れる電流によってディジタル部のGND電位が変動した場合でも、アナログ回路のGND電位の変動は抑制される。したがって、ディジタル部からの雑音の干渉を抑制できることになる。なお、ディジタル/アナログGND間抵抗が大きい、すなわち、高抵抗エピタキシャル成長層の比抵抗値がシリコンエピタキシャル成長層よりも大きくなるほど雑音干渉の抑制効果は向上する。

【0063】この実施の形態に示した半導体集積回路で は、トリプルウエル構造を用いた場合と比較して、Pウ エル分離用のNウエルを追加する必要がなく、レイアウ ト面積を小さくすることができる。これにより、ウエハ 1枚あたりのチップ数が増加し、製造コストを低く押さ えることができる。また、ディジタル回路部MOSトラ ンジスタよりもアナログ回路部MOSトランジスタの動 作電圧が高く、同一半導体集積回路の中で厚さが異なる 2種類以上のゲート酸化膜を形成する必要がある場合に は、ゲート酸化膜形成時のフォトリソグラフィマスクを 高抵抗Pウエル形成時にも使用することができ、製造コ ストを低く抑えることができる。また、従来のトリプル ウエル構造と比較して、PN接合による寄生容量の増加 が少なく、回路の高速動作を妨げることが無い。さら に、トランジスタ密度が高くラッチアップが問題となり やすいディジタル回路部に着目すると、従来の低抵抗シ リコン基板を用いた場合の断面構造と同一であり、ラッ チアップ耐量の低下量は少ない。したがって、従来構造 と同程度の高集積度であり、かつ雑音の干渉を抑制し た、低雑音ディジタル/アナログ混載集積回路を実現す ることが可能となる。

[0064]

【発明の効果】第1の発明によれば、低雑音ディジタル/アナログ混載半導体集積回路において、ウエル領域の側面および底面の少なくとも一部に高抵抗領域を設けたので、ディジタル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造する

ことができる。

【0065】第2の発明によれば、低雑音ディジタル/アナログ混載半導体集積回路において、Pウエルの側面および底面に高抵抗領域を設けたので、ディジタル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造することができる。

【0066】第3の発明によれば、低雑音ディジタル/アナログ混載半導体集積回路において、Nウエルおよび Pウエルの側面および底面に高抵抗領域を設けたので、 ディジタル/アナログ間での雑音の干渉を的確に抑制し 得る高集積度の半導体集積回路を安価に製造することができる。

【0067】第4の発明によれば、第1の発明において、高抵抗領域をアナログ回路部のウエル領域に設けたので、ディジタル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造することができる。

でも、アナログ回路のGND電位の変動は抑制される。 【0068】第5の発明によれば、第1の発明におい したがって、ディジタル部からの雑音の干渉を抑制でき て、高抵抗領域をPウエルのみに設けたので、ディジタ ることになる。なお、ディジタル/アナログGND間抵 20 ル/アナログ間での雑音の干渉を的確に抑制し得る高集 抗が大きい、すなわち、高抵抗エピタキシャル成長層の 積度の半導体集積回路を安価に製造することができる。

【0069】第6の発明によれば、第1の発明において、高抵抗領域をアナログ回路部のPウエルのみに設けたので、ディジタル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造することができる。

【0070】第7の発明によれば、低雑音ディジタル/アナログ混載半導体集積回路において、ウエル領域の底面の少なくとも一部に高抵抗領域を設けたので、ディジ タル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造することができる

【0071】第8の発明によれば、低雑音ディジタル/アナログ混載半導体集積回路において、Pウエル領域の底面に高抵抗領域を設けたので、ディジタル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造することができる。

【0072】第9の発明によれば、低雑音ディジタル/アナログ混載半導体集積回路において、NウエルとPウエルとの底面に高抵抗領域を設けたので、ディジタル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造することができる。

【0073】第10の発明によれば、第7の発明において、高抵抗領域をアナログ回路部のウエル領域のみに設けたので、ディジタル/アナログ間での雑音の干渉を的確に抑制し得る高集積度の半導体集積回路を安価に製造することができる。

【0074】第11の発明によれば、第7の発明において、高抵抗領域をPウエルのみに設けたので、ディジタ 50 ル/アナログ間での雑音の干渉を的確に抑制し得る高集

積度の半導体集積回路を安価に製造することができる。 【0075】第12の発明によれば、第7の発明におい て、高抵抗領域をアナログ回路部のPウエルのみに設け たので、ディジタル/アナログ間での雑音の干渉を的確 に抑制し得る高集積度の半導体集積回路を安価に製造す ることができる。

【0076】第13の発明によれば、NウエルとPウエ ルとを設けた第3の半導体層と半導体基板との間に高抵 抗の第2の半導体層が存在するため、ディジタル/アナ 導体集積回路を安価に製造することができる。

【0077】第14の発明によれば、NウエルとPウエ ルとを設けた第3の半導体層と半導体基板との間に半導 体基板よりも高抵抗の第4の半導体層が存在するため、 ディジタル/アナログ間での雑音の干渉を的確に抑制し 得る高集積度の半導体集積回路を安価に製造することが できる。

【図面の簡単な説明】

【図1】 この発明における実施の形態1によるディジ 集積回路の模式図である。

【図2】 この発明における実施の形態1によるディジ タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の平面図である。

【図3】 この発明における実施の形態2によるディジ タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の模式図である。

この発明における実施の形態2によるディジ タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の平面図である。

【図5】 この発明における実施の形態3によるディジ タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の模式図である。

この発明における実施の形態4によるディジ タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の模式図である。

この発明における実施の形態5によるディジ タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の模式図である。

【図8】 タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の模式図である。

【図9】 この発明における実施の形態7によるディジ タル回路とアナログ回路を1チップ上に混載した半導体 集積回路の模式図である(Nウエル, Pウエル独立レイ アウト設計)。

【図10】 この発明における実施の形態7によるディ ジタル回路とアナログ回路を1チップ上に混載した半導 体集積回路の模式図である(Nウエルのみレイアウト設 計、PウエルはNウエルレイアウトデータを反転して生 成)。

【図11】 この発明における実施の形態8によるディ ジタル回路とアナログ回路を1チップ上に混載した半導 ログ間での雑音の干渉を的確に抑制し得る高集積度の半 10 体集積回路の模式図である(Nウエル, Pウエル独立レ イアウト設計)。

> 【図12】 この発明における実施の形態8によるディ ジタル回路とアナログ回路を1チップ上に混載した半導 体集積回路の模式図である(Nウエルのみレイアウト設 計、PウエルはNウエルレイアウトデータを反転して生 成)。

> 【図13】 ディジタル回路とアナログ回路を1チップ 上に混載した半導体集積回路の平面図である。

【図14】 従来のディジタル回路とアナログ回路を1 タル回路とアナログ回路を1チップ上に混載した半導体 20 チップ上に混載した半導体集積回路の模式図である(N ウエル、Pウエル独立レイアウト設計)。


> 【図15】 従来のディジタル回路とアナログ回路を1 チップ上に混載した半導体集積回路の模式図である(N ウエルのみレイアウト設計、PウエルはNウエルレイア ウトデータを反転して生成)。


【図16】 トリプルウエル構造の断面模式図である (Nウエル、Pウエル独立レイアウト設計)。


【図17】 トリプルウエル構造の断面模式図である (Nウエルのみレイアウト設計、PウエルはNウエルレ 30 イアウトデータを反転して生成)。


【符号の説明】

1 ディジタル回路部、2 アナログ回路部、3 シリ コン基板、4はシリコン基板と同じ伝導型であるシリコ ンのエピタキシャル成長層、5-1 ディジタル回路1 のNウエル、5-2 アナログ回路部2のNウエル、6 p型の伝導型、6-1 ディジタル回路部1のPウエ ル、6-2 アナログ回路部 2 の P ウエル、7-1 N ウエルコンタクト領域、7-2 nチャンネルMOSト ランジスタソース領域、8-1 Pウエルコンタクト領 この発明における実施の形態6によるディジ 40 域、8-2 PチャンネルMOSトランジスタソース領 域、9-1 ディジタル回路電源、9-2 アナログ回 路電源、10-1 ディジタル回路のGND、10-2 アナログ回路のGND、11, 11-1, 11-2 高抵抗 p 領域、12 ディジタル回路 p 領域。














【図4】














【図9】




【図10】




【図11】




【図12】



【図15】



【図16】



【図17】

